|
|
实际电路图
其中Cs=1p，Cf=0.5p，仿真结果如下：
可以看出确实输出阶跃幅度确实是输入阶跃幅度的两倍。有源滤波装置的具体问题可以到我们网站了解一下，也有业内领域专业的客服为您解答问题，值得您的信赖！
?
SC-CMFBs的主要优点是它们对最大允许的差分输入信号没有限制，在CM环路中没有额外的寄生极，并且是高度线性的。然而，SC-CMFBs将非线性时钟馈通噪声注入到运放输出节点，并增加了需要由运放驱动的负载电容。因此，sc -cmfb通常只用于开关电容器应用，而不是连续时间应用。
对运放的输出摆幅不会有限制，不会在共模反馈环路里增添寄生极点。
一种经典的开关电容共模反馈电路如下所示，
如上图所示，在全差分折叠运放中使用SC-CMFB。在ph1相位，Vcmref和Vbias给两边的C1充电到Vcmref-Vbias，然后在ph2相位C1与C2相连发生电荷分享，经过多个时间周期后C2上的电荷稳定到C2(Vcmref-Vbias) ，使得从共模输出点到尾电流源之间的压差为Vcmref-Vbias，因此会将共模点稳定在VcmrefVbias+Vb,其中Vb是稳定后的尾电流源的gate端电压。
般会把Vcmref设置到想要的共模点，然后将Vbias设置在Vb附近，最后通过SC-CMFB得到的Vcm跟Vcmref基本相等。
ID由Vb和Vds确定，其中Vds由上面cascode管的Vgs确定，因此Vds基本不变，所以在ID一定的条件下，可以预设Vbias的值。
选择尾电流管作为共模反馈的调节管是合适的，因为由它到输出的共模增益很大，因此在输出共模稳定的过程中，Vb会变化很小，近似可以认为是一个虚地点。但如果把cascode管gate作为调节端就不合适了，因为受到source degeneration影响，它到输出的增益不是很大，无法有效调节。
具体调节过程举例说明:如果共模输出电压开始时候比较高，那么它会使得Vb升高，导致下拉电流增大，经过数个周期后使得共模降低到稳定的预设值。因此只要共模环路增益和带宽足够大，CM变化都可以被快速的抑制住，稳定在预设电压值Vcmref。
?
1.ph1相位用来放大工作，ph2相位用来刷新电容上的电压。
2.选择C1的值为C2的5倍到10倍，可以使得dc点建立更快，和更低的稳态误差和电荷注入误差，但增大C1同时也要加大开关尺寸。
首先选择C1=200fF，C2=50fF，CLK频率为1MHz，外部输入的Vcm=Vcmref=1.25V，Vbais=821mV，则Vcmref- Vbais=0.429V。电路图如下所示：
仿真结果如下所示
可以看出在3个左右的时钟周期之后，Vout,cm=1.26V，vcmfb=826.113mV，此时Vout,cm- vcmfb=0.434V，可以看出与输入差值有5mV的偏差。但4个周期之后Vout,cm=1.255V，vcmfb=826.113mV，此时与输入信号差就基本无偏差了。
将C1提升至400fF，可以看出输出共模的建立时间明显变快了。
将理想开关换成传输门如下所示：
仿真结果如下：
下图是一种更适合应用于连续系统中的SC-CMFB，它保证了在任意时刻差分环路的总负载不变，直为C1+C2。
由于电荷注入造成会造成共模误差，与偏置直接相连的开关造成的误差比重更大，需要添加dummy开关等消除影响。
电路结构如下：
仿真结果如下：
可以看到输出共模稳定速度更快了。
换成传输门如图所示：
仿真结果如下：
?
在tran仿真里面做出如下设置，将actimes的值改成输出共模已经稳定的时刻值(这里改为3.2u)，ac仿真正常设置即可，但要保证ac仿真在tran仿真之后(好像其实也无所谓)。
仿真结果如下：
?
选择cmdiprobe器件插入环路并选择pss+pstb仿真，仿真结果如下
可以看到PM≈90，印证了sc-CMFB不引入额外极点的结论。
?
Tran仿真设置如下，选择在3.2u时刻进行stb仿真
仿真结果如下:
PM=86.81，与pstb有些许差别，但基本一致。
?
实际电路图如下所示：
选择CS=CH=1pF，由电荷守恒可得：(Vin-Vcom)Cs=(Vout-Vcom)CsCh/(Cs+Ch)
解得：
此时Vout=2Vin-Vcom，我们选择Vcm=1.25V，Vbn1=0.75V，则有：
Voutcm-VCMFB=Vcm- Vbn1=0.5V，输入信号是共模电平为1.25V，相位相反幅度为100mV的方波信号。
仿真结果如下所示：
Voutcm=(1.375V+1.275V)/2=1.325V，VCMFB=825mV，即Voutcm- VCMFB=0.5V，与理论一致。 |
|
发表于 2024-3-16 15:40:10
